关于FPGA开发的问题1

2019-03-25 07:57发布

站内问答 / FPGA
8411 3 1302
各位高手，小弟正在基于FPGA开发LCD显示控制程序。定义了一个8位信号，赋了一个8位的值。想将这8位数据依次输出管脚上。结果发现LCD_SI管脚上的电平并未按照赋的值变化。请教各位高手其中的原因，谢谢。部分代码如下：
      ENTITYlcd_counter IS                              --定义LCD显示实体
      PORT (
           Clock_50, Rset: IN STD_LOGIC;
          LCD_CS,  LCD_A0:OUT STD_LOGIC;
          LCD_SCL, LCD_SI: OUT STD_ULOGIC);
      END lcd_counter;
      ……
      SIGNALtemp_value:STD_ULOGIC_VECTOR(7 DOWNTO 0);   --定义8位信号
      ……
      temp_value<= X"af";
      LCD_SI <=temp_value(0);
      ……
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
HDLWorld
2019-03-25 14:14
代码贴完整。

一周热门 更多>

相关问题