专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
问几个菜鸟问题
2019-03-25 07:59
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
3941
5
1657
1.在过程块 always和initial之外的if语句和always有什么不同啊?因为以前都是搞DSP 并行思维一下很难适应
不知道IF语句在过程块外是否也算是一个不断判断的过程快?
2.将输出信号定义为寄存器 在过程块中赋值 幅值后时候瞬时反应到输出引脚上?用寄存器驱动输出引脚是否能使输出电平与寄存器的值一直保持一致?? 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
5条回答
HDLWorld
2019-03-25 17:47
你老兄的问题我看的不是很明白:
1. 离开了过程块always 是没法用if语句的。
2. 给输出信号赋值并不会立即反应到端口上, 而是要等你的过程块中的敏感表信号被触发才会输出。 寄存器作为输出,每个时钟周期的上升沿或者下降沿都会被刷新。
加载中...
查看其它5个回答
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
1. 离开了过程块always 是没法用if语句的。
2. 给输出信号赋值并不会立即反应到端口上, 而是要等你的过程块中的敏感表信号被触发才会输出。 寄存器作为输出,每个时钟周期的上升沿或者下降沿都会被刷新。
一周热门 更多>