如何修正时序约束中slack为负的问题

2019-03-25 07:59发布

站内问答 / FPGA
4683 2 951
我已经在sdc文件中做了约束了create_clock -name {iclk_27M} -period 37.000 -waveform { 0.000 18.500 } [get_ports {iclk_27M}]但是它的slack还是负的 这个应该咋解决啊
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
HDLWorld
2019-03-25 20:43
1.用timing quest 把最坏路径找出来，判断是否是不是真的瓶颈。
2.分析路径是datapath还是control path. 如果是datapath, 需要采用逻辑综合器进行优化，打开retiming。如果是control path, 有可能要改写代码。

一周热门 更多>

相关问题