vhdl代码综合warning

2019-03-25 07:59发布

Warning: Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state.
        Warning (13310): Register "addr~reg0" is converted into an equivalent circuit using register "addr~reg0_emulated" and latch "addr~reg0latch"



请问上面这是触发器么,ADATA与ALOAD这两个引脚什么意思,这段代码综合出来为什么为有这个warning???感谢各位了

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
7条回答
澄海小辰
2019-03-25 22:31
coyoo 发表于 2014-9-9 09:08
1、所谓数模电路基础,如果你真心不是本专业,买一本教科书作为参考即可;对于编程语言Verilg或VHDL还真 ...

开发板 现在有了。 用的师兄的,

数字电路 和模拟电路 是看哪一本?
我买了 夏宇闻的vrilog语法, 里面感觉好多都是 逻辑门 那些,没有多少模电的东西

一周热门 更多>