Verilog HDL问题

2019-03-25 08:04发布

最近写了一个八位共阴极数码管驱动的Verilog的代码,由于是初学所以有很多问题,下面这个是参数定义问题,两天了都没有解决,希望懂的朋友可以帮忙解答一下:
module nixie_tube(clk,wei,duan,dataport);//50MHZ时钟输入,wei:数码管位吗,duan:数码管段码,‘0’led亮
input clk;
output duan,wei;
output [7:0]dataport;

reg [7:0]dataport;
reg duan,wei;
integer count;///分频计数器,每计数到50000下clk_1k时钟翻转,T=20ns*50k=1ms
reg clk_1k;//数码管扫描时钟2ms
reg [2:0]wei_count;//位码计数器

parameter duan0 = 8'h3f,
                  wei0 = 8'fe,??出错处第30行                       
          duan1 = 8'h06,
                  //wei1=8'fd,                       
          duan2 = 8'h5b,
                  //wei2=8'fb,                       
          duan3 = 8'h4f,
                  //wei3=8'f7,                       
          duan4 = 8'h66,
                  //wei4=8'ef,               
          duan5 = 8'h6d,
              //wei5=8'df,                               
          duan6 = 8'h7d,
                  //wei6=8'bf,                                       
          duan7 = 8'h07,
                  //wei7=8'7f,                               
          duan8 = 8'h7f,                               
          duan9 = 8'h6f,                       
          duanA = 8'h77,
          duanB = 8'h7c,
          duanC = 8'h39,
          duanD = 8'h5e,
          duanE = 8'h79,
          duanF = 8'h71;

always @(posedge clk)//

Error (10170): Verilog HDL syntax error at nixie_tube.v(30) near text '
Error (10170): Verilog HDL syntax error at nixie_tube.v(30) near text "'";  expecting ";", or ","
Error (10112): Ignored design unit "nixie_tube" at nixie_tube.v(18) due to previous errors


请问为什么parameter  wei0 = 8'fe;定义出错?
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
5条回答
落日归侠
2019-03-25 21:50
白丁 发表于 2014-6-25 08:17
duan0 = 8'h3f,
                  wei0 = 8'fe,看看这两个哪不一样?

真的是 竟然没注意到H  谢谢啊~   请问我用段码位码锁存器进行数码管显示为什么会出现不工作的情况啊?

一周热门 更多>