关于FPGA时钟管脚

2019-03-25 08:04发布


我电路图中这样的连接正确吗? 时钟ECKDB连n还是p有讲究吗?多谢多谢

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。