情况是这样子的：使用Quartus调用modelsim进行仿真，选择gate-level仿真结果是正确的，但是使用RTL却是错的。其中调用了Altera提供的ROM的IP，RTL仿真的时候可以看到ROM的地址线上数据是正常的（递增），但是得到的数据都是0，规律是RAM中连续存有一串负值，只要是负值的全部读出来为0。PS：modelsim使用的是AE版本，库都是预编译的应该不需要再编译。难道是库的原因吗，还请大侠指导下。
此帖出自
小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 wstt 的问题《modelsim进行RTL级仿真错误，Gate-level正确》','https://www.xiaopingtou.net/q-14791.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
timescale 1ns/100ps
一周热门 更多>