modelsim进行RTL级仿真错误,Gate-level正确

2019-03-25 08:07发布

情况是这样子的:使用Quartus调用modelsim进行仿真,选择gate-level仿真结果是正确的,但是使用RTL却是错的。其中调用了Altera提供的ROM的IP,RTL仿真的时候可以看到ROM的地址线上数据是正常的(递增),但是得到的数据都是0,规律是RAM中连续存有一串负值,只要是负值的全部读出来为0。PS:modelsim使用的是AE版本,库都是预编译的应该不需要再编译。难道是库的原因吗,还请大侠指导下。 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
3条回答
5246
2019-03-25 20:48

深圳顺易捷公司专注于印制PCB/线路板单、双、多层样板  

顺易捷打板快  钱合理    扣扣800055586


选择顺易捷 明智之举 服务热线13480101190 /13510965133

一周热门 更多>