这个相位检测算法可以用verilog hdl描述吗？

2019-03-25 08:09发布

站内问答 / FPGA
8896 9 1792
这个相位检测算法可以用verilog hdl描述吗？里面涉及太多延时或计时，头都大了。
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
pengwenxue
2019-03-26 01:05
谢谢！那您能否用状态机的办法实现顺序控制，举个示例给小的参考参考。

一周热门 更多>

相关问题