该流程图如何verilog hdl描述

2019-03-25 08:09发布

站内问答 / FPGA
15056 3 1471
该流程图如何verilog hdl描述出来。另外，“测量电磁阀开9秒然后再关107秒”可以用task描述吗？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
pengwenxue
2019-03-25 12:02
版主，问题是“测量电磁阀开9s然后再关9s”在流程图里执行了3次呀，我怎么就觉得“测量电磁阀开9s然后再关9s”在汇编或c++里相当于是一个子程序呢？

一周热门 更多>

相关问题