想用verilog HDL编一个计算器，小数点的算法解决不了

2019-03-25 08:13发布

站内问答 / FPGA
9871 6 1526
急求大神支援:cry::cry: 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
白丁
2019-03-25 15:44
< / 浮点运算很耗费资源，都是转换成定点运算。需要的精度不可能无限高，所以都可以转换成定点来处理。可以将整数部分和小数部分分开，运算后再加起来的办法

一周热门 更多>

相关问题