FPGA做AD采样，这种情况如何编程？

2019-03-25 08:15发布

站内问答 / FPGA
10421 14 1388
通过译码来选通要采样的模拟量，比如有6路选通、即有六路模拟量；这样的话，需采样六次才能将所有模拟量采完，然后分别处理这六个量。
如果采样一路的话，感觉好处理一些，循环采样六路，应该如何用verilog HDL来写？
之前觉得AD采样一次本身可以用一个状态机，但是外面还有六个选通的大状态，不知道怎么处理。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
14条回答
kdy
2019-03-25 20:35
世界怎么了？我咋问题都看不懂了
ad到fpga是数字接口吧？没有顺序之分啊，除非是总线复用，
状态机可以啊，并行的，不行就6个状态机如果本来就独立的话
没有cs

一周热门 更多>

相关问题