用FPGA来做这个东西未必是一个很好的方案，你可以用FIFO，再建立一个寄存器REG A，然后每个时钟都把新进的数据加到A中，把FIFO中第一个数据读取，从A中减去，然后就是A做除法，A做除法时，最好是2的N次方，这样可以直接用取位而不要真正地去除。