FPGA信号时延问题

2019-03-25 08:18发布

站内问答 / FPGA
6168 2 1523
请问如何让FPGA的输出信号具有不同的时延呢？在程序中怎么体现出来啊？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
flykate
2019-03-25 13:50
< / 计数，，，，延时，，，，，，，

一周热门 更多>

相关问题