谁有verilog编写的AD采样串行输出的例子啊？

2019-03-25 08:23发布

站内问答 / FPGA
7353 2 1175
想弄点代码来学习一下，找了很多篇论文，看的是头大啊。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
deweyled
2019-03-25 14:35
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题