FPGA的IO口内部接收不到任何信号是怎么回事

2019-03-25 08:25发布

站内问答 / FPGA
4291 3 978
请教一下大家，我用的是cycloneIII 的EP3C25E144I7N，很奇怪的是芯片能正常用JTAG和AS口加载，但测试管脚输出频率不对。最后发现用示波器测量晶振的输出频率及波形均正常，但从quartus观测FPGA内部并没有接收到该信号，这是为什么，请大家指教。
P.S.后来观测所有的IO口均内部收不到任何信号，但用示波器测其管脚均为正常值。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
kdy
2019-03-25 20:16
1、管脚分配
2、测量FPGA管脚上的时钟不要测量晶振的输出时钟

一周热门 更多>

相关问题