如何在verilog中调用vhdl模块，最好给个例子，万分感谢啊！

2019-03-25 08:25发布

站内问答 / FPGA
4079 4 1509
如何在verilog中调用vhdl模块，最好给个例子，求大神指点！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
白丁
2019-03-25 14:31
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题