关于FPGA中的LVDS电平

2019-03-25 08:27发布

站内问答 / FPGA
13931 6 1265
我使用AD9230，它输出是LVDS电平，我把它的数据先接到了FPGA上。比如AD数据线是：AD0+到AD12+和AD0-到AD12-，这些数据在FPGA中怎么处理，是将正的和负的分别相减吗？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
chenzhufly
2019-03-25 15:35
< / 不是！

一周热门 更多>

相关问题