FPGA使用的PLL问题

2019-03-25 08:36发布

站内问答 / FPGA
10905 10 1151
cyclone iii 系列有四个pll，一般情况下是编译器自己优化选择使用哪个pll，那如果想要设置必须使用特定的pll应该如何设定？求高人指点，谢谢！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
wjr0123
2019-03-26 05:28
就是在测试电路板的时候发现有一个时钟输入经过pll之后产生的频率错误，但是另外一个时钟经过不同的pll之后产生的频率是正确的。

一周热门 更多>

相关问题