FPGA使用的PLL问题

2019-03-25 08:36发布

站内问答 / FPGA
10914 10 1151
cyclone iii 系列有四个pll，一般情况下是编译器自己优化选择使用哪个pll，那如果想要设置必须使用特定的pll应该如何设定？求高人指点，谢谢！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
fsyicheng
2019-03-26 19:31
感觉是硬件问题，或者楼主可以说明一下问题的情况，你说的频率错误，是如何的错法，如你输入是10M，想分频1M，但输出为其他频率，还是输出其他，有没有规律。如果其他几个板子正常，那感觉电路板并不是头号疑犯，个人认为会不会是芯片部分管脚或者是外围的器件虚焊，重点可以排查跟PLL相关的器件和管脚。

期待楼主排除问题后的喜信。

一周热门 更多>

相关问题