一个移位的小问题

2019-03-25 08:37发布

站内问答 / FPGA
3316 4 1159
out <=  out <<1  和 out <<1;一样吗？可以用后面的表述方法吗？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
leekuip
2019-03-25 23:28
按我的理解，第一种是变量移位后赋给端口，第二种是变量移位。我对vhdl只是稍微懂点儿，还是坐等大虾来解释！

一周热门 更多>

相关问题