CPLD 产生脉宽可调PWM信号

2019-03-25 08:40发布

站内问答 / FPGA
2548 14 1734
各位大神，我用altera公司的EPM240做了一个pwm输出，项目要求：脉宽为10ns~100ns可调，幅值为3.3，频率为100k，脉冲信号的上升时间小于5ns。但是我做出来的上升时间都快50ns了，但是技术工程师说IO的响应时间为ps级别，我的为什么实现不了，请大家帮忙指导！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
14条回答
仙猫
2019-03-25 12:45
< / 　输出跃变时间的长短并非光一个控制器件的问题，而是和电路有很大关系，如果输出脚接的容性负载较重，速度就会减缓。

一周热门 更多>

相关问题