ISE VHDL 状态机的输出持续时间-timdong的回答

ISE VHDL 状态机的输出持续时间

2019-03-25 08:43发布

3166 2

用 when case写了一个状态机，但是每个状态控制信号的输出只持续半个时间周期，其他的组件根本反应不过来。

如何让每次case的输出持续1个时钟周期呢？求高人指点。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

2条回答

2019-03-25 17:28

代码很长，我发给你好吗？把邮箱给我。