EDK调用ISE模块含有ISE软核（如fifo）时该怎么解决

2019-03-25 08:45发布

站内问答 / FPGA
12314 10 1529
    我在用EDK的microblaze调用ISE中自己写的一个模块，此模块含有一个FIFO的软核。如果EDK调用不含有ISE软核的操作，我会做。在EDK工程里的pcore下添加ISE源文件，然后修改各个配置文件就行了。   现在要调用含有ISE软核的，但是EDK好像只能添加源文件（vhdl或者v） 如果只添加FIFO这些软核的HDL模版会报错。不知道能不能在EDK添加FIFO的网表，我不知道怎么操作，求大神指教啊。。。。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
sealorzh
2019-03-26 00:17
user_logic添加component我知道，如果我把FIFO的例化文件添加进去了 还设置成black_box，在工程里的pcore->hdl文件夹里加入了FIFO的VHDL源码，在pcore->data文件夹下的pao里加入了编译顺序，这样EDK里生成bit流还出现了上诉的错误。 感觉跟ISE里对FIFO的模版就行implement一样。错误是一样的

一周热门 更多>

相关问题