FIFO实际深度与软件设置不符

2019-03-25 08:46发布

站内问答 / FPGA
14411 3 945
检查很多遍，FIFO深度软件设置是8192个，但是实际芯片跑的是32个深度，费解。求解释！
过两天就要报告进度了。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
kkpk4432
2019-03-25 15:06
采用IPcore，会不会受了那些限制啊？

一周热门 更多>

相关问题