FPGA内部信号驱动能力

2019-03-25 08:49发布

一个模块的输出信号连接到若干个模块,不知道这样不会造成驱动能力不够,编译是没有问题的,但还是有点担心。 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。