Xilinx VHDL 时序问题怎么解决

2019-03-25 08:51发布

站内问答 / FPGA
8464 9 920
做了一个状态机与一个RAM相连，状态机发3个地址给RAM，通过一个端口先后读进3个数，然后通过3个端口输出。

问题来了，这3个数的值总是一样的或者顺序是乱的。

要不要连个寄存器呢？求高人指点。

[ 本帖最后由 dongxh 于 2012-10-26 01:30 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
seuwuxi
2019-03-25 17:52
< / 可以提供你的RAM资料,和你自己的时序图吗？这样的话比较好解决,~猜测有可能是时序不满足所导致的,

一周热门 更多>

相关问题