2019-10-12 13:41发布
taojiang 发表于 2017-2-17 09:45 就是当成了SRAM，可不可以用软件仿真，逻辑分析仪查看管脚的状态，和数据对应管脚的状态，来验证代码？
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 taojiang 的问题《stm32的FSMC，与CPLD通信》','https://www.xiaopingtou.net/q-152739.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
CPLD估计不行，FPGA可以用signal tap看
一周热门 更多>