编译前后不状态不一致

2019-03-25 09:01发布

站内问答 / FPGA
4066 1 1156
目前一个项目中，用了50%以上的LE，发现修改了一点后，编译两次结果，出现不同状况，之前可以运行的都过不去了…… 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
eeleader
2019-03-25 18:09
< / 这个情况是正常哦

一周热门 更多>

相关问题