Verilog非整数分频问题

2019-03-25 09:02发布

站内问答 / FPGA
9934 4 1369
怎样将50M时钟分频成36M？不用IP核代码怎么写？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
lostarthur
2019-03-25 19:39
是CPLD，没有PLL核，算了，我还是改成其他采样频率吧。8KB用户闪存可以存数据查表么？

一周热门 更多>

相关问题