`timescale 1ns/100ps

module nand2_1d ( input a, b, output y );
   
   supply0 Gnd;
   supply1 Vdd;
              
   wire im1;
           
   pmos  g1 ( y, Vdd, a );
   pmos  g2 ( y, Vdd, b );
   nmos  g3 ( y, im1, a );
   nmos  g4 ( im1, Gnd, b );

endmodul

Synplify v9.6.2  :gate  type nmos not supported yet
什么工具可以综合编译？ 此帖出自小平头技术问答