FPGA多个component,out端连接同样的I/o口出错,这样不能实现吗?

2019-03-25 09:07发布

FPGA多个component,out端连接同样的I/o口出错,这样不能实现吗?其实那些component的out输出的时序是不一样的,因而I/O口不会干涉吧。
提示这个:ERROR:Xst:528 - Multi-source in Unit <read> on signal <cke></cke></read> 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。