FPGA多个component，out端连接同样的I/o口出错，这样不能实现吗？

2019-03-25 09:07发布

站内问答 / FPGA
4744 12 1240
FPGA多个component，out端连接同样的I/o口出错，这样不能实现吗？其实那些component的out输出的时序是不一样的，因而I/O口不会干涉吧。
提示这个：ERROR:Xst:528 - Multi-source in Unit <read> on signal <cke></cke></read> 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
12条回答
fangliball
2019-03-27 00:24
出现该问题，我觉得楼主对数字电路理解上可能还是有些偏颇。
一旦被分配到某一个IO口，实现工具就在物理上将该信号与相应的IO口锁定；多个信号分配到同一IO口，哪怕这些信号来自于不同的component，哪怕在产生时隙上市错开的，实现工具和FPGA无法像“软件”那样实现物理上的切换。

多个信号要从同一IO口输出，只能有两种思路：
1. 用总线形式，将IO口定义为inout型(三态门)，可输入，也可输出。
2. 用多路选择器来实现，这个时候严格来讲已经输出端已经是同一信号了。

一周热门 更多>

相关问题