VHDL语言对2个信号的判断？

2019-03-25 09:08发布

站内问答 / FPGA
10330 7 995
想用FPGA实现一个单道脉冲计数器，就是记录脉冲峰值在某两个电压之间的脉冲数。
大致思路是用两个比较器构成双限比较器。然后把比较器的输出值值输入到FGPA。
一般的思路是把两个信号异或，但是由于脉冲不是典型的冲击信号，上升沿和下降沿不是垂直的，所以会在一个能够同时触发上下限的脉冲来临时，有一个00到10到11到10到00的过程，在触发下线但是还未触发上限时，异或会误判为一个计数。
 所以我的思路是对下限的上升沿来临时对计数加1，上限的上升沿来临时对计数-1.由于在这个场合信号的上升沿一般是us甚至ns级的，所以能够很快的调整。   现在遇到几个问题，   如果写到一个进程里不能在同一个进程里判断两个不同信号的边沿。   如果写到两个进程里不能对同一个信号进程赋值。   求高手解答，该如何处理呢？问题有点老套，谅解
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
osoon2008
2019-03-26 07:38
说实话真有点被你搞晕了，我的理解是一个低速主频fpga要对高速脉冲进行计数，如果是这样，往下看：

如果两个连续的脉冲之间的间隔时间，足够被你的低主频fpga识别的话，可以外加一个上限边沿触发保持电路。
如果两连续脉冲之间的间隔时间也是ns级，只有提升fpga主频一条路。

一周热门 更多>

相关问题