关于rom的读写的操作

2019-03-25 09:09发布

站内问答 / FPGA
7785 3 1735
我想从ROM里面读出我的存储的数据，见下图所示：假如存储器里面数据的地址分别为：0，1，2，3，相应的数据位65，67，67，67，那么读出来的数据顺序也应该是：65，67,67,67，但是我现在读出来的数据为：65,65,67,67,67，就多出来一个65.不知道原因是什么？请各位帮忙解决一下，谢谢。 1.jpg 仿真后的波形为右图： 0.jpg 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
yjpay
2019-03-25 20:01
呵呵。。ROM因该是勾了一个输出寄存。

所以实际上出来的数据，比地址晚一拍。 另外，你觉得数据多了的原因，是相对于你的clr去的。。对ROM来说，CLR是无效的啦。给不给CLR，数据都会出来。。所以。。。在CLR拉低之前，ROM的0地址的数据就已经出来了，就是65。而你的0地址在时序图中持续了两个时钟周期。。。

一周热门 更多>

相关问题