DDS ip核仿真输出总是不定态

2019-03-25 09:11发布

站内问答 / FPGA
4745 3 1722
我使用的是ISE 10.1，仿真用的是modelsim SE6.5 仿真的DDS ip核版本是Direct Digital Synthesizer5.0。输出总是不定态是怎么回事？求助。。。
我在ISE12.4里仿真DDS compiler4.0能出来结果，但现在要用一块sparten2的芯片，只能用ISE10.1。唉，愁啊~
我是新手，大家觉得有什么想法，可能是什么问题都可以说，帮帮忙~~~谢了

[ 本帖最后由 Arge_Chan 于 2011-8-4 19:17 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
eeleader
2019-03-25 15:26
< /

由于用的IP CORE， 所以对IP core 设计无法把握，建议仿真全面仔细。

首先不要想IP CORE可能出问题，毕竟大厂家给出的免费IP CORE 还是经过仔细全面的验证了，不会有问题，

否则砸了他们的牌子。

  建议你直接检查仿真的输入文件，是否满足IP CORE需要。

一周热门 更多>

相关问题