FPGA IO 电平标准 不同时，FPGA IO 的差别

2019-03-25 09:13发布

站内问答 / FPGA
5715 3 1059
1，FPGA IO 电平标准选择不同时，IO内部的区别是什么？比如设置成3.3V的IO和1.8的IO，FPGA内部的不同是什么？, 2，FPGA内部改变了什么，使FPGA IO 可以设置成不同的电平标准？
3，我在配置管脚时，配置的电平的标准是3.3V；但实际的电路是1.8V的（io参考电压也是1.8），会出现什么问题？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
仙猫
2019-03-25 19:53
①．最重要的应该是该引脚作为输入时的阈值不同吧。

②．输出驱动电流能力可能也会受影响，比如Altera的Cyclone III，即使IO电压为同样的3.3V，选LVCMOS时最大驱动电流仅2mA，而选LVTTL时则可输出8mA。Xilinx的S3A DSP系列两种设置都能输出24mA，比Altera牛得多。

猜测：②也可能是这样的情况，因LVCOMS的Voh为Vccio-0.2V，比LVTTL的2.4V要高得多，所以指标上的输出驱动能力小了，但硬件是一样的。

一周热门 更多>

相关问题