时钟偏斜大于数据延迟在Quartus II 9.1 如何修改

2019-03-25 09:15发布

站内问答 / FPGA
13001 7 1076
问题就是这样的，怎么改时序约束啊，具体步骤，我对Quartus II 9.1 不是很熟啊 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
whalechao
2019-03-25 23:50
是的啊，应该是数据延迟小于时钟偏斜，但是我设计的仿真结果是时钟偏斜大于数据延迟，我看了一些资料，知道原因，但是不知道怎么去修改它啊

一周热门 更多>

相关问题