（LATTICE的CPLD器件）内部分频信号如何约束到全局网络上去？

2019-03-25 09:20发布

站内问答 / FPGA
7493 3 1174
CPLD内部用的主时钟为全局时钟管脚输入时钟的异步分频时钟，如何将这个时钟约束到全局时钟网络上去，或者在VHDL语言中怎样调用BUFG原语？使用的是lattice器件 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
eeleader
2019-03-25 11:39
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题