专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA设计计数器输出跳变不同步
2019-03-25 09:24
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
14387
8
1410
用fpga设计了四位计数器,在仿真时,输出脚q0,q1,q2,q3不能同时跳变。导致从一个状态到下一个状态中间有一个暂态,如1011变1100的中间有1000的一个暂态。各种时钟频率都试过从10M到100M,都一样。请高手赐教。谢谢!!!!急!!!!!!!
[
本帖最后由 happyxiaoyaozi 于 2011-12-31 09:44 编辑
] 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
8条回答
silencex
2019-03-26 04:43
从你的时序图来看,你使用的是时钟下降沿来触发的;
实际中的确会有亚稳态出现(在信号改变的瞬间),但是一般都很小,为了防止该情况的发生,你必须要在稳定的时候使用该信号,你可以在上升沿采集该信号
加载中...
查看其它8个回答
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
实际中的确会有亚稳态出现(在信号改变的瞬间),但是一般都很小,为了防止该情况的发生,你必须要在稳定的时候使用该信号,你可以在上升沿采集该信号
一周热门 更多>