FPGA设计计数器输出跳变不同步

2019-03-25 09:24发布

用fpga设计了四位计数器,在仿真时,输出脚q0,q1,q2,q3不能同时跳变。导致从一个状态到下一个状态中间有一个暂态,如1011变1100的中间有1000的一个暂态。各种时钟频率都试过从10M到100M,都一样。请高手赐教。谢谢!!!!急!!!!!!!

[ 本帖最后由 happyxiaoyaozi 于 2011-12-31 09:44 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
8条回答
silencex
2019-03-26 04:43
从你的时序图来看,你使用的是时钟下降沿来触发的;
实际中的确会有亚稳态出现(在信号改变的瞬间),但是一般都很小,为了防止该情况的发生,你必须要在稳定的时候使用该信号,你可以在上升沿采集该信号

一周热门 更多>