新手使用FPGA中遇到的问题请教

2019-03-25 09:25发布

站内问答 / FPGA
4814 4 1479
最近使用verilog对FPGA进行编程，遇到一个问题。当把一些的信号（比如输入信号，或INOUT信号）引出到测试脚上时，整个FPGA就不工作了。请问下这是怎么回事？为什么会出现这样的情况？怎么解决？望大家指点指点！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
wanglei0307
2019-03-25 23:09
把输入信号换个测试管脚或对相同的测试管脚换个输入信号呢？

一周热门 更多>

相关问题