cpld 计数器 从0开始计数记到16停止， 上电之后计数器不工作

2019-03-25 09:29发布

站内问答 / FPGA
4458 7 1263
always@(posedge clk or negedge rst)
if(!rst)
cont1<=5'b0000;
else if (cont1==16)
cont1<=16;
else
cont1<=cont1+1;
时钟复位信号都正常，上电之后计数器马上变为16.没有中间计数的过程。哪位知道是什么问题？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
eeleader
2019-03-25 23:52

这是非常简单的问题：

     如果你要周期计数：正确写法应该是：

always@(posedge clk or negedge rst)
if(!rst)
cont1<=5'b0000;
else if (cont1==16)
cont1<=0; 而不是 cont1<=16;
else
cont1<=cont1+1;

一周热门 更多>

相关问题