CPLD 的延迟

2019-03-25 09:34发布

站内问答 / FPGA
8601 5 922
EPM 7128SLC84-10， 我希望用这款芯片产生纳秒级的秒冲，采用的竞争冒险。主要用到的逻辑单元器件是 非门  ，可实验结果表明，无论我编写程序里加多少个非门，，波形从输入端到输出端的 波形延迟是一样的。 想请教一下，是不是这款CPLD 的做的任何电路，从输入到输出延迟都是一样的（不管电路多复杂）？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
临空飞云贵
2019-03-25 23:23
请问移位寄存器怎么用才能既延时 又能发生竞争冒险

一周热门 更多>

相关问题