学校没教过FPGA/CPDL这门课程，但是毕业设计却要我做这个题目。我真是一头雾水。每个人个都在工作阶段了，难道要我花一段时间来学一门课程再完成一个设计吗？抽到题目是我在忙考研，考研失败了，我就找工作，现在工作都找到了，但是星期一到六都要上班，基本没时间都完成设计。还有一个月就要要交了。唉。好了。牢骚发到现在，转入正题。
   我是一个终极菜鸟。FPGA。我真的是刚认识。
   我网上看到一段代码是基于CPDL写出来的，我想问一下这段代码，能否用到基于FPGA的设计中？其实那些基于CPDL或者是基于FPGA什么的，究竟区别在哪里？是不是只在硬件上有区别呢？代码其实是通用的？
   还有我要自己做基于FPGA的棋类比赛计时器，应该怎么入手呢？能否请各位大大们提供一下总体思路，讲一下看法。提一下建议呢？分为几个模块呢？
PS：不是我懒，不去花时间学。我之前考研，时间全给高数和英语了。唉。考研失败了，时间却浪费了。唉。
请大家给一点想法。给一下建议。谢谢各位。 此帖出自小平头技术问答