CPLD有一个管脚不工作

2019-03-25 09:40发布

站内问答 / FPGA
12846 5 1316
程序烧写成功后，CPLD的触发管脚一直处于高阻态，整个电路一上电就触发，想知道是CPLD的问题还是PCB 的问题。若是CPLD 的问题，那CPLD 是根据什么判断电路已经触发，然后执行程序的？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
zgm1193
2019-03-26 01:00
这个管脚你是希望怎样触发呢？上升沿？下降沿？高电平？低电平？还是其他什么条件触发？

一周热门 更多>

相关问题