FPGA的定时器能不能自动重装初值

2019-03-25 09:40发布

control寄存器:
第1位为CONT位,0时为一次定时,1时为反复计时 periodl和periodh寄存器:
都是定时器初值寄存器,在以下两种情况下将重新装载预置的定时周期
第一,对这两个寄存器进行写操作时
第二,内部定时器下降为0时

是不是能自动重装初值? 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。