专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
请教ALTERA DDR控制器local_rdata_valid信号的问题
2019-03-25 09:46
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
3771
2
1004
用stratix II控制DDR2的读写。在使用中发现local_rdata_valid信号很奇怪,signalTap抓出来的读写数据都对,就是local_rdata_valid信号不出来,偶尔重新编译下载后能出现,有时候同一个SOF文件下载下去local_rdata_valid信号也是有时成功输出有时没有。
请问使用过DDR 控制器的大侠指点一下!
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
2条回答
wucaidai
2019-03-25 19:17
换一种加载方式pof试一试,看看有没有改善;
如果没有那肯定说明你的时序有问题,设计有问题。
加载中...
查看其它2个回答
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
如果没有那肯定说明你的时序有问题,设计有问题。
一周热门 更多>