信号同步

2019-03-25 09:46发布

各位大侠: 是这样的,我做了一个系统,FPGA的基础时钟为16MHz的信号,而外部有一个sysclk信号输入,sysclk信号是外部的时钟晶振(20MHz)计数产生的,sysclk信号为5ms产生一次的62H信号,FPGA接收到62H信号后产生中断,相隔2.5ms后再产生一个中断。但是发现中断信号不稳定,有几个us的偏移,有时候又正常,请教各位大侠怎样写这个问题的verilogHDL程序。 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
3条回答
eeleader
2019-03-25 19:22
< /

这就是典型的异步不同源时钟信号的同步问题了。

你这个62HZ信号进入FPGA,就要用16MHZ时钟信号同步4次以上,然后在交给内部处理,这样的信号才稳定,避免亚稳态问题产生!

一周热门 更多>