求助不可综合语句使用问题？

2019-03-25 09:46发布

站内问答 / FPGA
6801 2 1491
        本人新手，在学习verilog语言的不可综合语句时候不知道编写的测试程序怎样在quartus II中查看测试结果。如：$display ,$monitor都不知道输出在哪里啊？      如果哪位有相应资料或不吝赐教本人不胜感激啊！谢谢啦啊！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
eeleader
2019-03-25 12:39
< /

 

$display ,$monitor都不知道输出在哪里啊？

这些都是仿真语句啊！

一周热门 更多>

相关问题