STM32

dma crc，令人吃惊的性能，计算1k个值竟然在0.2us内完成

2019-12-13 18:23发布

站内问答 / STM32/STM8
4697 40 41
本帖最后由 myxiaonia 于 2015-3-12 00:51 编辑

dma实在太强大，stm32f1的crc计算，使用dma传输，在72m主频下，1k次竟然在0.2us内完成。。。。。。。。。。作为对比的软件传递方法，用时128us，这个差距，简直爆出翔了

不敢私藏代码，愿把测试代码奉上，希望对大家有用（计时是用的mdk调试模式时寄存器窗口中的时间值）

  1. #define CRC_START(src, len)     CRC->CR = CRC_CR_RESET;                 
  2.                                {DMA_Channel_TypeDef *ps = DMA2_Channel1;  
  3.                                                                 while(ps->CCR & DMA_CCR1_EN);   
  4.                                 ps->CMAR         = (uint32_t)src;   
  5.                                 ps->CNDTR         = len;            
  6.                                 ps->CCR     |= DMA_CCR1_EN; }


  9. void CRC_DMA_Configuration(void)
  10. {
  11.     RCC->AHBENR          |= 0
  12.                          | RCC_AHBENR_CRCEN
  13.                          | RCC_AHBENR_DMA2EN
  14.                          ;
  15.     DMA2_Channel1->CPAR   = (uint32_t)&CRC->DR;
  16.         DMA2_Channel1->CCR         = 0
  17.                          | DMA_CCR1_MEM2MEM              //M2M模式传送
  18.                          | DMA_CCR1_PLVH                 //优先级最高
  19.                          | DMA_CCR1_MSIZE32              //外设位宽32位
  20.                          | DMA_CCR1_PSIZE32              //缓冲区位宽32位
  21.                          | DMA_CCR1_MINC                //缓冲区地址自增
  22. //                         | DMA_CCR1_PINC                //外设地址不变
  23. //                         | DMA_CCR1_CIRC                //非循环模式
  24.                          | DMA_CCR1_DIR                 //存储器到外设
  25.                          | DMA_CCR1_TEIE                //传输错误中断
  26. //                         | DMA_SxCR_HTIE
  27.                          | DMA_CCR_TCIE                //开启传输完成中断
  28. //                         | DMA_SxCR_EN                  //DMA流使能
  29.                          ;
  30. }


  33. void DMA2_Channel1_IRQHandler(void)
  34. {
  35.     DMA_Channel_TypeDef *pch = DMA2_Channel1;
  36.     DMA_TypeDef *pdma = DMA2;
  37.    
  38.     pch->CCR    &=~DMA_CCR1_EN;
  39.     pdma->IFCR   = DMA_IFCR_CGIF1;
  40. }

  42. uint32_t clc_crc(const uint32_t *ptr,uint32_t length)
  43. {
  44.         CRC->CR=CRC_CR_RESET;
  45.         for( ; length; --length)
  46.                 CRC->DR = *ptr++;
  47.         return CRC->DR;
  48. }

  50. int main(void)
  51. {
  52.     NVIC_SetPriority(DMA2_Channel1_IRQn,NVIC_EncodePriority(3,6,0));
  53.         NVIC_EnableIRQ(DMA2_Channel1_IRQn);
  54.         CRC_DMA_Configuration();
  55.         while(1)
  56.         {
  57.                 clc_crc((uint32_t *)0x2000c000,1024);
  58.                 CRC_START((void *)0x2000c000,1024);
  59.         }
  60. }
复制代码
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
40条回答
wye11083
2019-12-18 01:31
myxiaonia 发表于 2015-3-12 19:30
你是说硬件crc原理么，那个不是像移位寄存器一样一位位算的

呵呵，把8次的值综合一下，就是8位并行CRC了。16位同理。如果占用的ROM小于计算理论值，则说明厂商使用了全新的算法。

一周热门 更多>